Automated modelling and optimization of a ratioed logic inverter utilizing nanowire-based transistors

Abstract

The continuing trend of electronic miniaturization is approaching a critical limit for conventional silicon based technology. Transistors based on nanowires are an interesting concept that might extend this trend deeper into the nano-scale domain. In this work, the usage of nanowire-based transistors is studied in the context of digital circuit design.

The authors propose a complete workflow from measurement, through transistor modelling and circuit simulation to an optimized inverter design. This workflow is realized in the form a software suite, developed for this purpose. By implementing intelligent algorithms and extraction methods, this allows the workflow to be highly automated, reducing the time needed for a complete analysis from weeks to a matter of minutes.

A modified MOSFET model is introduced based on the proper deep-submicron MOSFET model. By adding a series resistance and introducing a dependence on the nanowire quantity in addition to neglecting the channel length modulation, the Jansson-Berg model is defined. The model is implemented into the software and an acceptable correspondence to measurement data is achieved. To simulate the parasitic capacitances in the transistor design, a model consisting of 21 separate capacitances is derived.

The Jansson-Berg model is analysed in the application of simulating an inverter. Due to the unavailability of p-type transistors, a ratioed logic design is proposed, utilizing only n-type transistors. As an exact analytical solution of the circuit performance is nearly impossible, it is concluded that series solutions are necessary. Although simplifications are made, the analytical solutions achieve a good correspondence to a purely numerical analysis.

Finally, the transistor design is optimized based on the energy-delay product. This is done intelligently, by testing about 300 million transistor designs, bound by specified design rules. Based on this large data set, it is concluded that further downscaling is advisable.

Abstract (Swedish)

Trenden för miniatyrisering av mikroelektronik närmar sig gränsen för vad som är möjligt att uppnå med konventionell kiselteknologi. En teknik, med potential att pressa utveckling mot allt mindre komponenter, är nanotrådstransistorer. I detta examensarbete studeras implementering av dessa transistorer i digitala kretsar.

En fullständig analys av en krets innebär flera påföljande steg, innefattande mätning, transistormodellering, kretssimulering och slutligen optimering. Författarna föreslår ett arbetsflöde, där de olika delarna sammanställs i form en egenutvecklad programvara. Genom implementering av intelligenta algoritmer och extraktionsmetoder är det möjligt att automatisera dessa processer och därigenom minska arbetsbördan för en komplett analys, från veckor till en fråga om minuter.

En modell för karakteriseringen av nanotrådstransistorerna implementeras genom modifiering av en enkel MOSFET-modell. Modellen modifieras för att inkorporera serieresistans och försumma kanallängdsmodulation samt att ett beroende på antalet nanotrådar införs. Genom implementering i mjukvaran av en automatiserad modellering, kan en god överensstämmelse erhållas mellan mätdata och modell. För att få en simulera de parasitiska kapacitanserna i transistordesignen, tas en modell fram som består av 21 st. separata parasitiska element.

Transistormodellen används för att numeriskt och analytiskt studera en prestanda för en digital inverterare. Eftersom inga transistorer av p-typ finns att tillgå, används en kvotbaserad logik, bestående av enbart transistorer av n-typ. En exakt tidsanalytisk lösning av en sådan inverterare är i princip omöjlig och därför är serieutvecklingar nödvändiga. Även om detta är en grov förenkling, föreligger en god överensstämmelse mellan den analytiska och numeriska analysen.

Slutligen optimeras transistordesignen utifrån produkten mellan energiförbrukning och kvadrerad stegfördröjning. Detta utförs med hjälp av en intelligent algoritm som under projektets gång testat omkring trehundramiljoner olika transistordesigner. Från denna stora datamängd dras slutsatsen att ytterligare nedskalning av transistordesignen är fördelaktig.

Abstract (German)

In dieser Arbeit wurde die Verwendung von Nanodraht-basierten Transistoren, im Zusammenhang digitalen Schaltung, untersucht. Die Autoren vorschlagen einen kompletten Arbeitsablauf von der Messung, durch die Transistor-Modellierung und Schaltungssimulation, zu einem optimierten Wechselrichterdesign. Dieser Arbeitsablauf ist in der Form eines Computerprogramms realisiert, für diesen Zweck entwickelt. Ein einfaches MOSFET-Modell wurde verwendet, um eine analytische Lösung der Schaltung zu erwerben. Obwohl die Lösung vereinfacht ist, eine gute Entsprechung zu einer numerischen Analyse erreicht ist. Eine Optimierung erfolgt, basiert vom Energie-Laufzeit Produkt, und der Rückschluss wird gezogen, dass weitere Verkleinerung ratsam ist.

Abstract (French)

Dans ce travail, l'utilisation de nanofils à base de transistors est étudiée dans le cadre de la conception de circuits numériques. Les auteurs proposent un flux de travail complet de la mesure, par la modélisation et la simulation de circuits à transistors à une conception optimisée de l'onduleur. Ce flux de travail est réalisé sous la forme d'une suite logicielle, développé à cet effet. Un modèle MOSFET simple a été utilisée en vue d'acquérir une solution analytique de la performance du circuit. Même si la solution n'est pas exacte, une bonne correspondance à une analyse chiffrée est atteinte. Le processus d'optimisation se fait sur la base de l'énergie-produit de retard et il est conclu que davantage de réduction d'échelle est souhaitable.

• author: Jansson, Kristofer and Berg, Martin
• supervisor: Lars-Erik Wernersson; Peter Nilsson
• organization: Department of Electrical and Information Technology
• course: EITM01 20092
• year: 2009
• type: H2 - Master's Degree (Two Years)
• subject: Technology and Engineering
• keywords: inverter, ratioed logic, NWFET, MOSFET, circuit, FET, Nanowire, transistor, InAs, simulation, optimization, modelling, Jansson-Berg
• language: English
• id: 3173055
• date added to LUP: 2015-03-17 15:29:05
• date last changed: 2015-03-17 15:29:05