Advanced

Fabrication and Charaterisation of Finger Gates

Svedbrand, Daniel LU (2017) EITM01 20171
Department of Electrical and Information Technology
Abstract
In this thesis were vertical NWFETs (nanowire field-effect transistors) fabricated, and their
electrical properties characterised. The main goal was to minimize the parasitic capacitances
that limited the high frequency performance. The nanowires consisted of InAs/InGaAs heterojunctions,
and were grown on top of Si via a buffer layer. The gate contained a finger
pattern that was defined via EBL (electron beam lithography). The width-, and amount of
fingers was varied to find the optimal design. A secondary goal was to investigate the usage
of HSQ (hydrogen silsesquioxane) as separation material between contacts, and to determine
its dielectric constant. This was done by correlating the gate-source capacitance to the thickness
of... (More)
In this thesis were vertical NWFETs (nanowire field-effect transistors) fabricated, and their
electrical properties characterised. The main goal was to minimize the parasitic capacitances
that limited the high frequency performance. The nanowires consisted of InAs/InGaAs heterojunctions,
and were grown on top of Si via a buffer layer. The gate contained a finger
pattern that was defined via EBL (electron beam lithography). The width-, and amount of
fingers was varied to find the optimal design. A secondary goal was to investigate the usage
of HSQ (hydrogen silsesquioxane) as separation material between contacts, and to determine
its dielectric constant. This was done by correlating the gate-source capacitance to the thickness
of the HSQ. To do this were CV-measurements conducted, using a probe station and
an impedance analyzer. The method also confirmed a voltage dependence, originating from
depleted regions in the semiconductor nanowire, and from trapped states in the gate oxide.
The project was limited to optimization of gate-, and source parameters only. Hence the
fabrication of drain contacts was left out. (Less)
Popular Abstract (Swedish)
År 1925 patenterade den österrike-ungerska fysikern, Julius Edgar Lilenfeld, den första fälteffektstransistorn.
Han beskrev i detalj komponentens design, funktioner och användningsområden.
Eftersom den dåvarande teknologin var otillräcklig, blev någon tillverkning dock aldrig
av. MOSFET:en uppfannas först år 1959, utav Dawon Kahnng och Martin Atalla från Bells
Labs. Den typiskt kiselbaserade komponenten har sedan dess utvecklats i en rasande takt.
Nedskalning av MOSFET:en har lett till högre hastigheter, lägre energiförbrukning, samt
gjort integrering av miljardtals på ett enda chip möjligt. Idag kommer den huvudsakliga
utmaningen från fysikaliska begränsningar, som förhindrar ytterligare fortsatt nedskalning.
III-V-materialen är... (More)
År 1925 patenterade den österrike-ungerska fysikern, Julius Edgar Lilenfeld, den första fälteffektstransistorn.
Han beskrev i detalj komponentens design, funktioner och användningsområden.
Eftersom den dåvarande teknologin var otillräcklig, blev någon tillverkning dock aldrig
av. MOSFET:en uppfannas först år 1959, utav Dawon Kahnng och Martin Atalla från Bells
Labs. Den typiskt kiselbaserade komponenten har sedan dess utvecklats i en rasande takt.
Nedskalning av MOSFET:en har lett till högre hastigheter, lägre energiförbrukning, samt
gjort integrering av miljardtals på ett enda chip möjligt. Idag kommer den huvudsakliga
utmaningen från fysikaliska begränsningar, som förhindrar ytterligare fortsatt nedskalning.
III-V-materialen är ett spännande och lovande ämne för MOSFET-tillverkare. Idag pågår
det intensiv forskning om deras möjlighet att ersätta kisel i halvledarkomponenter. På grund
av fördelaktiga materialegenskaper, kan en övergång till III-V-material leda till snabbare
komponenter och lägre energiförbrukning. Idag hålls ett av världsrekorden i hastighet (eller
frekvens), av en InGaAs/InP-transistor, på drygt 1 THz. Ett ytterligare intensivt disskuterat
område idag är nanotrådstransistorer. Trådarnas geometri förenklar intagandet av en del
nya aspekter till den klassiska transistormodellen, så som materialkombinationer av ickematchande
kristaller och helomslutande gatekontakter.
I den här masters-arbetet kommer det växas rader av graderade InAs/InGaAs-nanotrådar
på ett Si-substrat med ett ”bufferlager” utav InAs. På grund av icke-matchande kristallstrukturer
kommer det uppstå oönskade defekter i bufferlagret. Risken för att en defekt ska hamna
direkt under tråden är dock liten eftersom de vertikala nanotrådarna och bufferlagret har små
kontaktytor. Projektets mål är att med hjälp av elektronstrålelitografi (EBL), designa och
tillverka gate-fingrar till nanotrådstransistorer. Fingrarnas geometri kommer utformas så att
transistorernas kapacitiva egenskaper blir optimerade. Parametrar så som; fingerantal, fingerbredd,
samt seperationslagerstjocklek kommer att verieras för att åstakomma detta. (Less)
Please use this url to cite or link to this publication:
author
Svedbrand, Daniel LU
supervisor
organization
course
EITM01 20171
year
type
H2 - Master's Degree (Two Years)
subject
keywords
Transistor, MOSFET, NWFET, Nanowire, Finger gate, HSQ, InAs, InGaAs, III-V-material, buffer-layer, CV-characterisation, CV-measurements
report number
LU/LTH-EIT 2017-595
language
English
id
8916824
date added to LUP
2017-06-29 13:52:51
date last changed
2017-06-29 13:52:51
@misc{8916824,
  abstract     = {In this thesis were vertical NWFETs (nanowire field-effect transistors) fabricated, and their
electrical properties characterised. The main goal was to minimize the parasitic capacitances
that limited the high frequency performance. The nanowires consisted of InAs/InGaAs heterojunctions,
and were grown on top of Si via a buffer layer. The gate contained a finger
pattern that was defined via EBL (electron beam lithography). The width-, and amount of
fingers was varied to find the optimal design. A secondary goal was to investigate the usage
of HSQ (hydrogen silsesquioxane) as separation material between contacts, and to determine
its dielectric constant. This was done by correlating the gate-source capacitance to the thickness
of the HSQ. To do this were CV-measurements conducted, using a probe station and
an impedance analyzer. The method also confirmed a voltage dependence, originating from
depleted regions in the semiconductor nanowire, and from trapped states in the gate oxide.
The project was limited to optimization of gate-, and source parameters only. Hence the
fabrication of drain contacts was left out.},
  author       = {Svedbrand, Daniel},
  keyword      = {Transistor,MOSFET,NWFET,Nanowire,Finger gate,HSQ,InAs,InGaAs,III-V-material,buffer-layer,CV-characterisation,CV-measurements},
  language     = {eng},
  note         = {Student Paper},
  title        = {Fabrication and Charaterisation of Finger Gates},
  year         = {2017},
}