Advanced

Low-Power Nanowire Circuits and Transistors

Dey, Anil LU (2013)
Abstract (Swedish)
Popular Abstract in Swedish

Hur hade vår värld sett ut utan den teknologiska revolutionen som

skett de senaste decennierna? Inget internet, inga mobiltelefoner, inga surfplattor? Drivkraften bakom att det hela är en väldigt liten beståndsdel som sitter i nästan all elektronik, den så kallade transistorn. En transistor kan se lite olika ut men är i stora drag en elektrisk komponent där man styr strömmen mellan två kontakter med hjälp av en tredje kontakt kallad för gate eller styre. Man kommer inte så långt med bara en transistor men när man börjar närma sig ett antal miljarder så kommer man upp i antalet transistorer som sitter i en modern processor.

Redan 1925 patenterades den första transistorn av Julius... (More)
Popular Abstract in Swedish

Hur hade vår värld sett ut utan den teknologiska revolutionen som

skett de senaste decennierna? Inget internet, inga mobiltelefoner, inga surfplattor? Drivkraften bakom att det hela är en väldigt liten beståndsdel som sitter i nästan all elektronik, den så kallade transistorn. En transistor kan se lite olika ut men är i stora drag en elektrisk komponent där man styr strömmen mellan två kontakter med hjälp av en tredje kontakt kallad för gate eller styre. Man kommer inte så långt med bara en transistor men när man börjar närma sig ett antal miljarder så kommer man upp i antalet transistorer som sitter i en modern processor.

Redan 1925 patenterades den första transistorn av Julius Edgar

Lilienfeld men eftersom uppnnaren inte skrev om sin upptäckt i några

vetenskapliga tidsskrifter så uppmärksammades inte upptäckten. Det

var inte förrän 1947 då William Shockley, John Bardeen och Walter

Brattain på AT&T Bell Labs byggde en fungerande transistor baserad

på Lilienfelds patent som halvledarutvecklingen verkligen började ta

fart. Det kontinuerliga kravet på allt snabbare och energisnålare elektronik i allt mindre och mindre format har rullat på i ett par decennier enligt en förutsägelse från Gordon Moore, en av Intels grundare, som förutspådde ett samband, att antalet transistorer på ett chip skulle fördubblas var 18:e månad. Denna förutsägelse kallas för Moores lag och har hittils följts väldigt väl. Denna ’lag’ är något som halvledarindustrin nu börjat oroa sig för då dimensionerna på transistorerna snart börjar närma sig atomära dimensioner. På den skalan börjar kvantfenomen som t.ex. tunnling ställa till med bekymmer. Tunnling är ett fenomen som gör att strömmen t.ex. kan hoppa genom en isolator som den i vanliga fall inte ska kunna göra vilket i sin tur förstör funktionaliteten man har byggt upp i sin processor.

Ett mer angeläget bekymmer idag handar om energiförbrukningen och i förlängningen värmeutvecklingen på ett chip vilket har följt naturligt av Moores Lag. Det är väldigt många transistorer som ska

samsas om ytan och den värme som de utvecklar måste ta vägen någon-

stans. Detta syns väldigt tydligt i utvecklingen idag då både datorer

och bärbara enheter som t.ex. mobiltelefoner som istället för ökade

klockfrekvenser utrustas med er processorer som jobbar vid en något

lägre frekvens. Denna avhandling behandlar ett antal idØer och kon-

cept på hur man skulle kunna fortsätta halvindustins fantastiska resa

och som ibland kallas för ’more than Moore’. Majoriteten av all elektronik idag är kiselbaserad eftersom kisel är mycket vanligt och åternns som kiseloxid i naturen i t.ex. sand och lera, och är därför väldigt billigt. Kiseltekonologin är mycket välutvecklad men kisel som material har sina begränsningar. Man pratar ofta om elektronmobilitet när man pratar om halvledarmaterial och det är en egenskap som beskriver hur lätt det är för elektroner, eller

ström, att yta i materialet. Man kan t.ex. använda lite mer exotiska

material som t.ex. indiumarsenid, InAs, där elektronerna kan röra

sig över 20 gånger lättare än i kisel. ˜r det mycket lättare att ytta

elektronerna behöver man inte lika mycket energi för att få igenom

motsvarande ström som i en kiseltransistor och alltså blir även eek-xi

Figure 1: En matris av InAs nanotrådar som har växt på ett kiselsubstrat. InAs förträiga egenskaper är väl lämpade för att tillverka transistorer som är bättre än motsvarande i kisel.

tförbrukningen lägre. Vill man ta det hela steget längre så behöver

man byta designgeometri på sin transistor. Denna utvecklingen har

gått från planära eller ’platta’ transistorer till dagens transistorer som ser ut som fenor. Vill man sedan förbättra sin transistor ytterligare så formar man sin transistor som en nanotråd vilket ytterligare ökar effektiviteten på transistorn. Det finns en familj av transistorer, så kallade tunneltransistorer, där man utnyttjar tunnlingsfenomenet till sin fördel. Genom att kombinera väl valda material med varandra kan man se till att styra

tunnlingsströmmen med hjälp av en gate, men med en mycket lägre

energiförbrukning eftersom tunneltransistorerna är lättare att stänga

av än mer konventionella transistorer.

Denna avhandling omfattar ett antal nya material- och komponentkoncept inom ’more than Moore’ och ger en inblick i teknologier som framtidens transistorer skulle kunna vara baserade på. (Less)
Abstract
This thesis explores several novel material systems and innovative device concepts enabled by nanowire technology. State-of-the-art fabrication techniques such as electron beam lithography and atomic layer deposition are utilized to achieve high control and quality in the device fabrication. The devices in this thesis are based on two main types of design geometries, lateral and vertical, each of which have strengths and weaknesses. The first part of the thesis describes the goals of future metal-oxide-semiconductor field-effect transistors (MOSFETs) and discusses the ultimate scalability surrounding experimental results for 15-nm-diameter InAs nanowires and how they compare to other state-of-the-art transistors. The extracted... (More)
This thesis explores several novel material systems and innovative device concepts enabled by nanowire technology. State-of-the-art fabrication techniques such as electron beam lithography and atomic layer deposition are utilized to achieve high control and quality in the device fabrication. The devices in this thesis are based on two main types of design geometries, lateral and vertical, each of which have strengths and weaknesses. The first part of the thesis describes the goals of future metal-oxide-semiconductor field-effect transistors (MOSFETs) and discusses the ultimate scalability surrounding experimental results for 15-nm-diameter InAs nanowires and how they compare to other state-of-the-art transistors. The extracted on-resistance (Ron = 250 Ω·µm) and drive currents (Ion = 1250 µA/µm) are comparable to state-of-the-art high-electron-mobility transistors (HEMTs) from MIT and quantum-well field-effect transistors from Intel. The outstanding performance is mainly attributed to the reduced access resistance achieved through an n+-i-n+ doping profile. The extracted mobilities also agree well with state-of-the-art and theoretical predictions for extremely scaled devices.

The second part of the thesis discusses how nanowires may be employed to enable III-V complementary metal-oxide-semiconductor (CMOS) digital logic. Nanowires enable the formation of both n-type semiconductors and p-type semiconductors, which are a requirement for CMOS, in a single nanowire and allow for integration on a Si platform. III-V MOSFETs are frequently employed for analog applications, but there is a disconnect regarding p-type devices, which are also required for digital logic. The individual segments of the nanowire are evaluated as well as the entire nanowire in an inverter configuration. This thesis then presents a strategy for matching the drive currents n- and p-type MOSFETs.

The final part of the thesis deals with a family of devices that operate according to principles fundamentally different from those of a traditional MOSFET, namely tunnel FETs (TFETs). There is a demand for steep-slope devices such as TFETs to enable supply-voltage scaling to reduce the power dissipation. Although devices have demonstrated <60 mV/decade operation, they commonly suffer from low on-currents. To maximize the drive current, the broken band gap alignment of GaSb/InAs is exploited to allow for a direct tunneling mechanism. The material system is first explored as Esaki diodes and in various doping profiles to understand the influence of doping on device performance. The devices are further evolved into TFETs by the addition of a high-k gate dielectric and an additional terminal. Experimental results display high on-currents of Ion = 310 µA/µm comparable to other state-of-the-art TFETs. Finally, an innovative design concept combining axial and radial heterostructures is utilized to design a radial TFET with a small footprint. A radial GaSb/InAs core/shell TFET provides an attractive way to increase the drive current of a TFET without compromising either device electrostatics or chip area. The functionality of radial Esaki diodes and TFETs is demonstrated and evaluated by the maximum peak currents, which are much improved as compared to their axial counterparts when normalized to the largest cross-sectional area of the nanowire, assuming a vertical device geometry, illustrating the advantage of a core--shell architecture. The dimensions of the InAs shells are below 15-nm and display clear quantization effects revealed in low-temperature electrical characterization. (Less)
Please use this url to cite or link to this publication:
author
supervisor
opponent
  • Prof. Datta, Suman, Pennsylvania State University, USA
organization
publishing date
type
Thesis
publication status
published
subject
defense location
Lecture hall E:1406, E-building, Ole römers väg 3, Faculty of Engineering Lund University
defense date
2013-10-04 10:00
ISSN
1654-790X
ISBN
978-91-7473-594-9 (pdf)
language
English
LU publication?
yes
id
f32304b2-84a4-45c2-a62f-996520cef246 (old id 4022414)
date added to LUP
2013-09-10 13:21:16
date last changed
2016-09-19 08:45:00
@phdthesis{f32304b2-84a4-45c2-a62f-996520cef246,
  abstract     = {This thesis explores several novel material systems and innovative device concepts enabled by nanowire technology. State-of-the-art fabrication techniques such as electron beam lithography and atomic layer deposition are utilized to achieve high control and quality in the device fabrication. The devices in this thesis are based on two main types of design geometries, lateral and vertical, each of which have strengths and weaknesses. The first part of the thesis describes the goals of future metal-oxide-semiconductor field-effect transistors (MOSFETs) and discusses the ultimate scalability surrounding experimental results for 15-nm-diameter InAs nanowires and how they compare to other state-of-the-art transistors. The extracted on-resistance (Ron = 250 Ω·µm) and drive currents (Ion = 1250 µA/µm) are comparable to state-of-the-art high-electron-mobility transistors (HEMTs) from MIT and quantum-well field-effect transistors from Intel. The outstanding performance is mainly attributed to the reduced access resistance achieved through an n+-i-n+ doping profile. The extracted mobilities also agree well with state-of-the-art and theoretical predictions for extremely scaled devices.<br/><br>
The second part of the thesis discusses how nanowires may be employed to enable III-V complementary metal-oxide-semiconductor (CMOS) digital logic. Nanowires enable the formation of both n-type semiconductors and p-type semiconductors, which are a requirement for CMOS, in a single nanowire and allow for integration on a Si platform. III-V MOSFETs are frequently employed for analog applications, but there is a disconnect regarding p-type devices, which are also required for digital logic. The individual segments of the nanowire are evaluated as well as the entire nanowire in an inverter configuration. This thesis then presents a strategy for matching the drive currents n- and p-type MOSFETs.<br/><br>
The final part of the thesis deals with a family of devices that operate according to principles fundamentally different from those of a traditional MOSFET, namely tunnel FETs (TFETs). There is a demand for steep-slope devices such as TFETs to enable supply-voltage scaling to reduce the power dissipation. Although devices have demonstrated &lt;60 mV/decade operation, they commonly suffer from low on-currents. To maximize the drive current, the broken band gap alignment of GaSb/InAs is exploited to allow for a direct tunneling mechanism. The material system is first explored as Esaki diodes and in various doping profiles to understand the influence of doping on device performance. The devices are further evolved into TFETs by the addition of a high-k gate dielectric and an additional terminal. Experimental results display high on-currents of Ion = 310 µA/µm comparable to other state-of-the-art TFETs. Finally, an innovative design concept combining axial and radial heterostructures is utilized to design a radial TFET with a small footprint. A radial GaSb/InAs core/shell TFET provides an attractive way to increase the drive current of a TFET without compromising either device electrostatics or chip area. The functionality of radial Esaki diodes and TFETs is demonstrated and evaluated by the maximum peak currents, which are much improved as compared to their axial counterparts when normalized to the largest cross-sectional area of the nanowire, assuming a vertical device geometry, illustrating the advantage of a core--shell architecture. The dimensions of the InAs shells are below 15-nm and display clear quantization effects revealed in low-temperature electrical characterization.},
  author       = {Dey, Anil},
  isbn         = {978-91-7473-594-9 (pdf)},
  issn         = {1654-790X},
  language     = {eng},
  school       = {Lund University},
  title        = {Low-Power Nanowire Circuits and Transistors},
  year         = {2013},
}