Advanced

Vertical Nanowire High-Frequency Transistors

Johansson, Sofia LU (2014)
Abstract (Swedish)
Popular Abstract in Swedish

Minns du din första dator? Kanske köpte familjen den på avbetalning genom jobbet för 20 000 kr och kanske kan du såhär i efterhand tycka att effektförbrukningen var lite väl hög i relation till datorns prestanda. Den gick t.ex. inte att köra på batteri. Detta är ganska långt ifrån dagens datorer, smart-TV, smarta telefoner och surfplattor där vi kan streama filmer och musik. Den förhöjda datorkraften har givetvis haft en enorm påverkan på samhället och hur man arbetar. Forskningen är inget undantag. Nu är vi på väg in i nästa era som brukar benämnas Sakernas internet eller Molnet. Karakteristiskt för denna era är att en uppsjö av prylar kopplas till trådlösa nätverk: skidglasögon, husväggar, din... (More)
Popular Abstract in Swedish

Minns du din första dator? Kanske köpte familjen den på avbetalning genom jobbet för 20 000 kr och kanske kan du såhär i efterhand tycka att effektförbrukningen var lite väl hög i relation till datorns prestanda. Den gick t.ex. inte att köra på batteri. Detta är ganska långt ifrån dagens datorer, smart-TV, smarta telefoner och surfplattor där vi kan streama filmer och musik. Den förhöjda datorkraften har givetvis haft en enorm påverkan på samhället och hur man arbetar. Forskningen är inget undantag. Nu är vi på väg in i nästa era som brukar benämnas Sakernas internet eller Molnet. Karakteristiskt för denna era är att en uppsjö av prylar kopplas till trådlösa nätverk: skidglasögon, husväggar, din puls… Bara fantasin sätter gränserna. Detta ställer grundläggande elektroniska komponenten – transistorn.

För varje generation av transistorer finns det tre kriterier som måste uppfyllas. De måste vara snabbare, ta upp mindre yta på chipet och förbruka mindre effekt. Från 1970 till ungefär 2003 skedde denna utveckling exponentiellt. Antalet komponenter per chip dubblades ungefär vartannat år. Men idag verkar det som att kiselteknologin som dominerat marknaden ända sedan 70-talet inte längre kan leverera snabbare och strömsnålare transistorer i den takt marknaden vant sig vid. Samtidigt är kraven som ställs på transistorerna från Sakernas internet mycket mer diversifierade än tidigare då transistorns användningsområde var mer begränsat. Behovet av att undersöka alternativa teknologier är därför större än någonsin och det är här min forskning kommer in.

I denna avhandling beskrivs en teknologi skiljer sig från kiselteknologin huvudsakligen i två avseenden. För det första är transistorerna inte gjorda i kisel (Si) utan i indiumarsenid (InAs). Valet grundar sig i hur elektronerna rör sig i de olika materialen. I indiumarsenid är elektronerna mer rörliga och kan nå högre hastigheter än i kisel vilket i slutändan leder till snabbare transistorer.

Den andra stora skillnaden är geometrin. Kiselteknologin baserar sig traditionellt på en plan yta där en transistor skapas då man lägger tre kontakter på denna yta. Strömmen mellan två av kontakterna (source och drain) kontrolleras med hjälp av den tredje kontakten (gate). Mer specifikt styrs styrkan på det elektriska fältet under gaten genom att en spänning läggs på och därigenom förändras potentialen för laddningar som rör sig mellan source och drain. För att det inte ska gå för stora strömmar genom gaten brukar man isolera denna med ett tunt oxidskikt. Jag tillverkar samma typ av transistor men utgår ifrån vertikala nanotrådar istället för en plan yta. På de avlånga nanotrådarna med en diameter på ca 40 nm och en längd på ca 500 nm placeras de tre kontakterna vertikalt ovanpå varandra.

Eftersom gaten kopplar hela vägen runt nanotråden kan laddningarna inne i den styras på ett effektivare sätt än i en plan transistor vilket förbättrar möjligheterna att skala ner transistor-storleken. Detta har länge varit känt men många har tyckt att det är ett för stor förändring att byta geometri eftersom man redan investerat väldigt mycket pengar i den befintliga tillverkningsmetoden. Det var därför en sensationell nyhet när det ledande företaget inom transistortillverkning, Intel, år 2011 offentliggjorde att de frångått plana transistorer till förmån för en slags liggande kiselnanotrådar med gate-kontakter som påverkar kanalen både uppifrån och från sidorna. Vertikala nanotrådarstransistorer skiljer sig ännu mer från de plana transistorerna, men en sådan transistor kräver teoretiskt sett inte lika stor yta. Dessutom kan kristalltillväxten av vertikala nanotrådar vara väldigt förlåtande och ge ett högkvalitativt material även om man till exempel ändrar sammansättningen eller låter indiumarsenid-nanotrådar växa på kiselplattor.

År 2009, när arbetet i detta avhandlingsarbete påbörjades, fanns det väldigt få rapporter om hur snabba nanotrådstransistorer egentligen är. För att kunna mäta detta på ett trovärdigt och lättolkat sätt utvecklades en tillverkningsprocess där varje transistor, bestående av i storleksordningen 100 nanotrådar, isolerades från de övriga transistorerna. Det visade sig att strömmar kunde förstärkas upp till 7 GHz. För högre frekvenser hängde transistorn inte med. Efter ytterligare processutveckling kunde en enklare form av nanotrådstransistor på kiselsubstrat presenteras med en brytfrekvens på 9 GHz. Även om båda dessa rapporter var världsrekord för vertikala nanotrådarstransistorer kunde vi inte vara helt nöjda. Det var nämligen tydligt från transistormodelleringen att det var kontakterna, och inte nanotrådarna, som begränsade prestandan. I den nyaste versionen av nanotrådstransistorn är kontakterna omdesignade och brytfrekvensen har ökat till 140 GHz. I och med detta resultat har vi visat att den vertikala nanotrådstransistorn är en kandidat att räkna med för applikationer som kräver höga frekvenser.

Den största utmaningen för den här typen av transistorer som baseras på andra halvledarmaterial än kisel är det stora antalet defekter i oxidskiktet under gate-kontakten. Dessa defekter kan hålla fast laddningar som egentligen skulle ha rört sig mellan source och drain, och därigenom ökar transistorns effektförbrukning. De elektriska följdverkningarna har varit synliga i de högfrekvens-mätningar som gjorts på nanotråds-transistorerna och plana transistorer av liknande material och från detta har vi utvecklat en metod där oxidens defekt-densitet kan bestämmas direkt från transistormätningar. Speciellt för metoden är också att mätningar gjorts i ett väldigt stort frekvensintervall – från 1 Hz till 100 GHz (= 100 000 000 000 Hz).

Under min tid som doktorand har jag bytt institution från Fysik till Elektro- och Informationsteknik och man skulle kunna säga att nanotråds-transistorn har gjort detsamma: att den nu är ett steg närmare tillämpad användning. (Less)
Abstract
This thesis explores a novel transistor technology based on vertical InAs nanowires, which could be considered both for low-power high-frequency analog applications and for replacing Si CMOS in the continued scaling of digital electronics. The potential of this device - the vertical InAs nanowire MOSFET – lies in the combination of the outstanding transport properties of InAs and the improved electrostatic control of the gate-all-around geometry.

Three generations of the vertical InAs nanowire MOSFET are presented in this thesis; the first generation, integrated on semi-insulating InP substrate, provided the first RF measurements on vertical nanowire transistors with extrinsic ft/fmax > 7/20 GHz. Utilizing the resilience... (More)
This thesis explores a novel transistor technology based on vertical InAs nanowires, which could be considered both for low-power high-frequency analog applications and for replacing Si CMOS in the continued scaling of digital electronics. The potential of this device - the vertical InAs nanowire MOSFET – lies in the combination of the outstanding transport properties of InAs and the improved electrostatic control of the gate-all-around geometry.

Three generations of the vertical InAs nanowire MOSFET are presented in this thesis; the first generation, integrated on semi-insulating InP substrate, provided the first RF measurements on vertical nanowire transistors with extrinsic ft/fmax > 7/20 GHz. Utilizing the resilience towards dislocations inherent to the vertical nanowire growth, the second generation is integrated on highly resistive Si substrates by a thin InAs buffer layer. The RF performance is comparable to the first generation, indicating sustained crystal quality of the nanowires. In the third generation, however, a great boost in the RF performance is achieved by removing excess metal overlap and, hence, reducing the parasitic gate capacitance, which resulted in extrinsic ft/fmax = 141/155 GHz at Lg ≈ 150 nm.

The main challenge for III-V MOSFETs is the high-κ integration as high densities of charge traps deteriorate the device performance. Focusing on the border traps, a method based on frequency dispersion in gm (1 Hz-100 GHz) is developed for direct measurement of the trap density as a function of distance from the oxide-semiconductor interface. The method is demonstrated for vertical InAs nanowire MOSFETs and surface-channel InGaAs MOSFETs. (Less)
Please use this url to cite or link to this publication:
author
supervisor
opponent
  • del Alamo, Jesús, Massachusetts Institute of Technology, USA
organization
publishing date
type
Thesis
publication status
published
subject
keywords
nanowires, III-V semiconductors, metal-oxide-semiconductor field-effect transistors, border traps, high-k
defense location
Lecture hall E:1406, E-building, Ole Römers väg 3, Lund University Faculty of Engineering
defense date
2014-09-25 13:15
ISSN
1654-790X
ISBN
978-91-7623-035-0 (pdf)
language
English
LU publication?
yes
id
4c1ab867-3aab-4930-8fea-e2dd7692a49d (old id 4616143)
date added to LUP
2014-09-04 08:33:53
date last changed
2016-09-19 08:45:00
@phdthesis{4c1ab867-3aab-4930-8fea-e2dd7692a49d,
  abstract     = {This thesis explores a novel transistor technology based on vertical InAs nanowires, which could be considered both for low-power high-frequency analog applications and for replacing Si CMOS in the continued scaling of digital electronics. The potential of this device - the vertical InAs nanowire MOSFET – lies in the combination of the outstanding transport properties of InAs and the improved electrostatic control of the gate-all-around geometry.<br/><br>
Three generations of the vertical InAs nanowire MOSFET are presented in this thesis; the first generation, integrated on semi-insulating InP substrate, provided the first RF measurements on vertical nanowire transistors with extrinsic ft/fmax &gt; 7/20 GHz. Utilizing the resilience towards dislocations inherent to the vertical nanowire growth, the second generation is integrated on highly resistive Si substrates by a thin InAs buffer layer. The RF performance is comparable to the first generation, indicating sustained crystal quality of the nanowires. In the third generation, however, a great boost in the RF performance is achieved by removing excess metal overlap and, hence, reducing the parasitic gate capacitance, which resulted in extrinsic ft/fmax = 141/155 GHz at Lg ≈ 150 nm.<br/><br>
The main challenge for III-V MOSFETs is the high-κ integration as high densities of charge traps deteriorate the device performance. Focusing on the border traps, a method based on frequency dispersion in gm (1 Hz-100 GHz) is developed for direct measurement of the trap density as a function of distance from the oxide-semiconductor interface. The method is demonstrated for vertical InAs nanowire MOSFETs and surface-channel InGaAs MOSFETs.},
  author       = {Johansson, Sofia},
  isbn         = {978-91-7623-035-0 (pdf)},
  issn         = {1654-790X},
  keyword      = {nanowires,III-V semiconductors,metal-oxide-semiconductor field-effect transistors,border traps,high-k},
  language     = {eng},
  school       = {Lund University},
  title        = {Vertical Nanowire High-Frequency Transistors},
  year         = {2014},
}